verilogHDL中 reg[n-1:0] mema;與 reg mema [n-1:0] ;兩個語句是相同的,都是定義瞭reg型變量mema。
A.正確
B.錯誤
正確答案:錯誤
verilogHDL中 reg[n-1:0] mema;與 reg mema [n-1:0] ;兩個語句是相同的,都是定義瞭reg型變量mema。
A.正確
B.錯誤
正確答案:錯誤