在時序邏輯電路中，建立時間約束不可違反；一旦違反電路將無法使用，隻能重新設計。 - 播寶寶

首頁題庫

題目：在時序邏輯電路中，建立時間約束不可違反；一旦違反電路將無法使用，隻能重新設計。

騰訊雲服務器2核/2G/3M（61元/首年） 騰訊輕量雲2核/2G/4M（99元/年續費同價）騰訊雲服務器老用戶專享

在時序邏輯電路中，建立時間約束不可違反；一旦違反電路將無法使用，隻能重新設計。

A.正確

B.錯誤

正確答案：錯誤

關鍵字：智慧樹

相關試題

1.在SystemVerilog中，可以使用always（）latch過程塊對鎖存器進行建模（）。 2.在SystemVerilog中，<=是阻塞賦值符號，賦值需要按照語句在代碼中的順序依次執行。 3.對於按字節尋址的存儲器，一個32位字存儲在該存儲器的第42個字的位置，則該字的字節地址是（）。 4.R型MIPS指令由（）個字段組成。 5.MIPS指令集支持以下哪些尋址方式（）？

推薦

返回頂部