二進制譯碼器相當於是一個最小項發生器，所以可以用來實現組合邏輯電路。（） - 播寶寶

首頁題庫

題目：二進制譯碼器相當於是一個最小項發生器，所以可以用來實現組合邏輯電路。（）

騰訊雲服務器2核/2G/3M（61元/首年） 騰訊輕量雲2核/2G/4M（99元/年續費同價）騰訊雲服務器老用戶專享

二進制譯碼器相當於是一個最小項發生器，所以可以用來實現組合邏輯電路。（）

A.正確

B.錯誤

正確答案：正確

關鍵字：智慧樹

相關試題

1.已知某4變量輸入的函數，輸入變量為D3、D2、D1、D0，若把輸入看作1位的BCD碼，當被4整除時，則輸出Y為1，反之為0，則該函數的最小項和的表達式是（）。 2.在verilogHDL中，整常數有三種表示方式，表達成197的方式，則默認這是一個十進制數，默認位寬是（）位。 3.if（表達式）與 if（表達式= = 1），表達含義一樣，前者是後者的簡寫。 4.若一個源文件中有多個模塊，則其中隻能有一個頂層模塊，且其名與文件同名，其它的為子模塊。（） 5.verilogHDL程序中，模塊的輸入/輸出信號類型如果缺省，默認為wire型。（）

推薦

返回頂部